DFT时代的ATE结构——多端口ATE  

作　　者：Masaharu Goto Klaus-Dieter Hilliges 

机构地区：[1]安捷伦科技硅芯片系统测试部

出　　处：《半导体技术》2003年第6期41-43,共3页Semiconductor Technology

摘　　要：在单颗硅芯片上设计更多系统功能(SOC)的趋势,增加了IC的开发与制造测试的复杂度。未来对于较高速度与较多管脚数的需求,将使传统的自动化测试仪器(ATE)变得非常昂贵。为了减轻开发工作的负担及降低制造测试的成本,不得不寻求知识产权(IP)的再利用与可测试性设计(DFT)技术。本文介绍一种新的多端口ATE结构,它是为基于IP的测试开发与执行而设计的。这种结构提供刚好足够的能力来测试芯片,以降低ATE的资本成本,并广泛使用平行测试来提高产能。

关 键 词：DFT 多端口ATE结构 自动化测试仪器 可测试性设计 芯片测试 

分 类 号：TN407[电子电信—微电子学与固体电子学]