用0.8μm工艺技术设计的65-kb BiCMOS SRAM  

Designed 65-kb BiCMOS SRAM using 0.8μm process technology

作　　者：董素玲[1] 成立[1] 王振宇[1] 高平[1] 

机构地区：[1]江苏大学电气与信息工程学院,江苏镇江212013

出　　处：《半导体技术》2003年第6期44-48,共5页Semiconductor Technology

基　　金：江苏省高校自然科学研究基金项目(02KJB510005)

摘　　要：设计了一种65-kb BiCMOS静态随机存取存储器(SRAM)的存储单元及其外围电路,提出了采用先进的0.8mm BiCMOS工艺,制作所设计SRAM的一些技术要点。实验结果表明,所设计的BiCMOSSRAM,其电源电压可低于3V,它既保留了CMOS SRAM低功耗、高集成密度的长处,又获得了双极型(Bipolar)电路快速、大电流驱动能力的优点,因此,特别适用于高速缓冲静态存储系统和便携式数字电子设备中。A new 65-kb static random access memory cell and its peripheral circuits are designed,and some main ideas of fabricating for the designed BiCMOS SRAM using 0.8mm process andtechnology are also proposed in this paper. HSpice simulation result shows that the designed BiCMOSSRAM will be operated down to sub-3V, not only to confirm the low power dissipation and highintegrity of CMOS SRAM, but also to obtain the advantages of high-speed and large driving ability,therefore, this BiCMOS SRAM is very suitable for cache static random access memory(CSRAM) andother portable digital equipments.

关 键 词：0.8μm工艺技术 静态随机存取存储器 BICMOS SRAM 双极互补金属氧化物半导体器件 输入/输出电路 地址译码器 

分 类 号：TP333[自动化与计算机技术—计算机系统结构]