8VSB芯片的层次式设计方法  

A Hierarchical Design Methodology for an 8VSB IC

作　　者：朱昕荣[1] 韩晓霞[1] 张明[1] 何杞鑫[1] 郑伟[1] 

机构地区：[1]浙江大学信息科学与电子工程学系,浙江杭州310027

出　　处：《微电子学》2003年第2期151-153,共3页Microelectronics

基　　金：2001年高等学校骨干教师资助计划项目

摘　　要：　提出了深亚微米下系统级芯片层次式版图设计的方法,并用该方法设计了HDTV信道解码芯片8VSB的版图。实例设计结果表明,该方法在节约面积、加速时序收敛方面效果明显,大大缩短了芯片设计周期。A method for hierarchical layout design of SOC in verydeep submicron (VDSM) technology is presented in the paper, which is used to design the layout of an ATSC compliant cable channel signal decoder IC for HDTV It can be concluded from the design example that, using this method, chip area can be reduced, and the timing convergence could be significantly accelerated, and what's more, the design cycle is greatly shortened

关 键 词：8VSB芯片 层次式设计方法 系统级芯片 层次式版图设计 信道解码器 深亚微米工艺 专用集成电路 

分 类 号：TN911.22[电子电信—通信与信息系统]