云南高校图书馆联盟文献共享服务平台- 深亚微米工艺

深亚微米工艺: 作品数：67被引量：63H指数：3; 导出分析报告; 相关领域：电子电信更多>>; 相关作者：洪先龙徐勇军陈治国韩雁蒋见花更多>>; 相关机构：清华大学浙江大学电子科技大学西安电子科技大学更多>>; 相关期刊：更多>>; 相关基金：国家自然科学基金国家高技术研究发展计划国家教育部博士点基金国家科技重大专项更多>>

深亚微米工艺低温阈值电压解析模型研究: 《核电子学与探测技术》2023年第1期151-157,共7页刘海峰何高魁刘洋郝晓勇宛玉晴田华阳; 中核集团青年英才资助项目(FY202307000404);中国原子能科学研究院稳定支持资助项目(WDJC-2019-08); 现有仿真模型的温度适用范围在223~423 K,无法满足低温设计需求,且目前公开报道的低温CMOS工艺物理建模研究成果中模型不解析。为了在低温下高纯锗探测器近端集成CMOS读出电路,实现高分辨率的核探测技术,着重从阈值电压温度效应物理机...; 关键词：低温 0.18μm CMOS工艺阈值电压解析模型

基于28 nm工艺的SOC芯片时钟树优化: 《机械工程与技术》2022年第5期507-513,共7页侯宇王爽; 针对SOC芯片设计中时钟树的综合效率和时序收敛问题,提出一种高效的时钟树综合方法,特别适用于现代先进深亚微米工艺中高度集成和高复杂度的设计。传统的时钟树综合方法,通过从下到上采用分步综合的方法进行了改进。该设计方法在基于台...; 关键词：CPU芯片综合效率时钟树芯片面积深亚微米工艺高度集成复杂度

布局布线中一种拥塞问题的解决方法被引量：4: 《电子世界》2019年第13期130-132,共3页许可敬胡旭杨季冯曦胡毅唐晓柯; 随着深亚微米工艺的广泛应用,集成电路后端设计面临诸多挑战,其中成本的降低变得越来越重要,降低芯片面积成为降低成本一重要因素。在降低芯片面积时通常会产生布线拥塞问题。拥塞不仅会导致芯片无法绕通还会导致时序和串扰问题。拥塞...; 关键词：布局布线拥塞 PARTIAL 芯片面积深亚微米工艺后端设计标准单元时序收敛

芯片设计中器件连接关系检查: 《中国科技信息》2017年第18期58-59,61,共3页王小乐孙玉芝陈晓燕; 随着芯片设计进入深亚微米时代,数字逻辑部分器件（core device）的尺寸越来越小,而输入输出接口部分器件（IO device）的尺寸则相对变化不大,两者之间电学差异越来越明显;同时芯片工作的电压,按照功能划分也有多种选择,不同的器件需要...; 关键词：混合信号设计深亚微米工艺输入输出接口数字逻辑场效应管 DRAIN return SUBTYPE 用户定义验证工具

超深亚微米工艺下基于热量分区的SoC热感知测试调度方法: 《计算机应用研究》2015年第12期3682-3684,3696,共4页焦铬李浪刘辉邹祎; 湖南省科技厅科技计划资助项目(2013FJ3077);湖南省教育厅资助科研项目(12C1084);衡阳市科技计划资助项目(2012KJ31);湖南省"十二五"重点建设学科资助项目(湘教发[2011]76号); 在超深亚微米时代,功耗不但直接影响芯片的封装测试成本,而且过高的功耗将导致芯片热量的增加,影响着芯片的可靠性,为了保证芯片测试的热安全,基于热感知的测试调度方法越来越受到重视。综合考虑超深亚微米工艺下,漏电功耗、空闲芯核唤...; 关键词：超深亚微米片上系统热量分区热感知测试调度

深亚微米工艺中MOS器件的版图效应: 《今日电子》2015年第8期51-53,共3页吴顺珉; 本文主要描述一下两钟对M O S管特性有影响的边界效应。同时,本文也将描述目前通用的对这两种效应的估算方式和在器件模型中的表现形式。WPE效应第一种影响MOS器件的效应被称为WPE,well proximity effect,也可以翻译为＂井边界效应＂。...; 关键词：MOS器件器件模型阈值电压深亚微米工艺传输特性 PROXIMITY 物理尺寸参杂迁移率有源区

基于深亚微米工艺长互连线延迟优化的设计方法研究被引量：1: 《湖南大学学报（自然科学版）》2015年第4期85-92,共8页李仁发徐实赵振宇王耀刘畅胡逸騉; 随着SoC方法学的使用,集成电路越来越复杂,设计规模越来越大,连线延时已经成为影响时序收敛的关健因素之一.本文提出了一种基于物理设计的长线互连优化方法,即优化关键单元的布局,并选取、增、减repeater来优化时序.本方法根据单元间的...; 关键词：物理设计预布局长线优化 EDA 优化时序

深亚微米工艺下SoC多点温度低功耗测试调度方法被引量：2: 《电子测量技术》2015年第7期67-70,共4页焦铬范双南; 在深亚微米技术实现的片上系统中,为了解决由于制程变异引起的温度不确定性,提出了一种多点温度测量的SoC低功耗测试调度方法。该方法采取在芯片中内建多个温度传感器,通过内建的温度传感器来感应温度,在SoC的核心部位进行多点采集,取...; 关键词：深亚微米工艺多点温度片上系统低功耗测试调度

深亚微米工艺下单粒子瞬态引起的串扰效应: 《微电子学与计算机》2015年第2期60-64,共5页蒋见花卢奕岑周玉梅; 国家科技重大专项(2009ZX02036-003); 随着集成电路工艺的发展,供电电压降低,线条变细,使得集成电路受到普通串扰和粒子辐射的影响更严重.由此对130~40nm工艺节点普通串扰和单粒子引起的串扰效应进行了对比分析.单粒子引起的串扰比普通串扰更加严重,而且随着工艺进步,单粒...; 关键词：串扰噪声单粒子

A 65-nm 1-Gb NOR floating-gate flash memory with less than 50-ns access time: 《Chinese Science Bulletin》2014年第29期3935-3942,共8页Yu Wang Zongliang Huo Huamin Cao Ting Li Jing Liu Liyang Pan Xing Zhang Yun Yang Shenfeng Qiu Hanming Wu Ming Liu; supported in part by the Ministry of Science and Technology of China (2010CB934200,2011CBA00600);the National Natural Science Foundation of China (61176073);the National Science and Technology Major Project of China (2009ZX02023-005);the Director’s Fund of Institute of Microelectronics,Chinese Academy of Science; This paper presents a 65-nm 1-Gb NOR-type floating-gate flash memory,in which the cell device and chip circuit are developed and optimized.In order to solve the speed problem of giga-level NOR flash in the deep submic...; 关键词：NOR闪存访问时间 GB 浮栅 NS 深亚微米工艺芯片电路速度问题

深亚微米工艺