芯片面积

作品数：100被引量：37H指数：3
导出分析报告
相关领域：电子电信更多>>
相关作者：张波周泽坤乔明王卓明鑫更多>>
相关机构：电子科技大学联发科技股份有限公司清华大学中国科学院微电子研究所更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划福建省教育厅科技项目安徽省自然科学基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
重庆大学微电子与通信工程学院类脑芯片实验室
《微纳电子与智能制造》2024年第2期68-68,共1页
重庆大学微电子与通信工程学院类脑芯片与系统实验室组建于2019年,聚焦于面向物端视觉信息认知学习和处理的数字型神经形态类脑芯片设计研究,通过模仿人类大脑皮层基于时空稀疏脉冲信号对视觉信息进行编码、传输和处理的方式,实现成本...
关键词：电子与通信工程 视觉信息处理 功耗优化 芯片实验室 脉冲信号 视觉处理 电子系统 芯片面积 
重庆大学微电子与通信工程学院类脑芯片实验室
《微纳电子与智能制造》2023年第4期74-74,共1页
重庆大学微电子与通信工程学院类脑芯片与系统实验室组建于2019年,聚焦于面向物端视觉信息认知学习和处理的数字型神经形态类脑芯片设计研究,通过模仿人类大脑皮层基于时空稀疏脉冲信号对视觉信息进行编码、传输和处理的方式,实现成本...
关键词：视觉信息处理 视觉处理 电子系统 芯片实验室 电子与通信工程 自适应的 认知学习 芯片面积 
高性能全加器电路版图优化设计研究被引量：1
《宁夏电力》2023年第2期51-58,共8页郭佳兴 王金梅 韩国英 
国家自然科学基金(52167006);宁夏自然科学基金(2019AAC03027);宁夏回族自治区重点研发项目(2020BDE03003)。
在现有全加器研究基础上,提出一种高性能全加器改进电路(improved full adder circuit,IFAC),通过改进全加器电路结构,优化电路元件工作数量,旨在提升加法器逻辑功能与运行状态。采用Candence软件搭载130 nm芯片锻造工艺,引入欧拉路径...
关键词：欧拉路径快速判寻法 全加器改进电路(improved full adder circuit IFAC) 纳米工艺 Candence 芯片面积 
如何通过改进IGBT模块布局来克服芯片缩小带来的热性能挑战
《变频器世界》2023年第3期38-39,共2页无 
尺寸和功率往往看起来像是硬币的两面。当你缩小尺寸时-这是我们行业中不断强调的目标之--你不可避免地会降低功率。但情况一定是这样吗?如果将我们的思维从芯片转移到模块设计上,就不需要拋硬币了。在IGBT模块中,芯片面积减小导致了热...
关键词：可用空间 模块设计 IGBT模块 热阻抗 芯片面积 优化模块 电气性能 热性能 
如何通过改进IGBT模块布局来克服芯片缩小带来的热性能挑战
《世界电子元器件》2023年第3期11-12,共2页Jan Baurichter 
尺寸和功率往往看起来像是硬币的两面。当你缩小尺寸时--这是我们行业中不断强调的目标之一--你不可避免地会降低功率。但情况一定是这样吗?如果将我们的思维从芯片转移到模块设计上,就不需要抛硬币了。在IGBT模块中,芯片面积减小导致...
关键词：IGBT模块 模块设计 可用空间 热阻抗 芯片面积 电气性能 抛硬币 优化模块 
后摩尔时代,十大EDA验证技术趋势展望
《电子产品世界》2023年第1期10-11,共2页杨晔 郭正 
过去的40年里,不断发展的工艺和架构设计共同推动着摩尔定律持续前进,即使是今天也还有3 nm、2 nm、1 nm先进工艺在地平线上遥遥可及。但是现实趋势来看,更高工艺、更多核、更大的芯片面积已经不能带来过去那种成本、性能、功耗的全面优...
关键词：摩尔定律 架构设计 芯片面积 趋势展望 平台期 地平线 先进工艺 
基于28 nm工艺的SOC芯片时钟树优化
《机械工程与技术》2022年第5期507-513,共7页侯宇 王爽 
针对SOC芯片设计中时钟树的综合效率和时序收敛问题,提出一种高效的时钟树综合方法,特别适用于现代先进深亚微米工艺中高度集成和高复杂度的设计。传统的时钟树综合方法,通过从下到上采用分步综合的方法进行了改进。该设计方法在基于台...
关键词：CPU芯片 综合效率 时钟树 芯片面积 深亚微米工艺 高度集成 复杂度 
重庆大学微电子与通信工程学院类脑芯片实验室
《微纳电子与智能制造》2022年第3期120-120,共1页
重庆大学微电子与通信工程学院类脑芯片与系统实验室组建于2019年,聚焦于面向物端视觉信息认知学习和处理的数字型神经形态类脑芯片设计研究,通过模仿人类大脑皮层基于时空稀疏脉冲信号对视觉信息进行编码、传输和处理的方式,实现成本...
关键词：电子与通信工程 视觉信息处理 芯片实验室 功耗优化 脉冲信号 视觉处理 电子系统 芯片面积 
重庆大学微电子与通信工程学院类脑芯片实验室
《微纳电子与智能制造》2022年第2期116-116,共1页
重庆大学微电子与通信工程学院类脑芯片与系统实验室组建于2019年,聚焦于面向物端视觉信息认知学习和处理的数字型神经形态类脑芯片设计研究,通过模仿人类大脑皮层基于时空稀疏脉冲信号对视觉信息进行编码、传输和处理的方式,实现成本...
关键词：电子与通信工程 视觉信息处理 功耗优化 脉冲信号 芯片实验室 芯片面积 认知学习 神经形态 
三维存储器功耗专利技术
《中国科技信息》2022年第12期28-29,共2页陈敏 张琳 
随着二维闪存存储器的发展,虽然半导体生产工艺取得了一定的进度,但是二维闪存面临芯片面积大而存储容量小的技术问题,且二维即平面闪存存储器的质量对掩膜工艺的要求特别高,因此想要再度提高集成的密度就显得特别困难,为了解决二维闪...
关键词：三维存储器 闪存存储器 存储密度 存储容量 半导体领域 专利技术 芯片面积 高集成度 
全选清除导出
共10页<12345678910>
检索报告 对象比较 聚类工具 使用帮助 返回顶部