实现VHDL与Verilog HDL混合编程的一种方法  

Technique for realizing mixed program with VHDL and Verilog HDL

作　　者：赵旦峰[1] 赵崇辉[1] 齐金月[1] 

机构地区：[1]哈尔滨工程大学信息与通信工程学院,黑龙江哈尔滨150001

出　　处：《应用科技》2003年第9期7-8,18,共3页Applied Science and Technology

摘　　要：介绍了一种在MaxplusⅡ下实现VerilogHDL语言和VHDL语言混合编程的方法,并进行了比较.以CRC电路为例进行了介绍.在混合编程的指导思想下,可以实现VerilogHDL和VHDL编写的模块.We introduced a technique for realizing mixed program with VHDL and Verilog HDL in MaxplusⅡ,and compared the performance of mixed program with the performance unmixed program.By use of the technique of mixed program,we can include the model of Verilog HDL or VHDL.It will enhance the efficiency of designing digital system.

关 键 词：VHDL语言 VERILOGHDL语言 混合编程 硬件描述语言 CRC电路 

分 类 号：TN70[电子电信—电路与系统] TP312[自动化与计算机技术—计算机软件与理论]