CMOS电路最大功耗宏模型  

Macro Model for Estimating Maximum Power of CMOS Circuits

作　　者：骆祖莹[1] 李晓维[2] 杨士元[3] 

机构地区：[1]清华大学计算机科学与技术系,北京100084 [2]中国科学院计算技术研究所信息网络研究室,北京100080 [3]清华大学自动化系,北京100084

出　　处：《计算机辅助设计与图形学学报》2003年第9期1118-1121,共4页Journal of Computer-Aided Design & Computer Graphics

基　　金：国家自然科学基金国际合作项目 ( 60 112 112 0 70 6);美国国家自然科学基金 (CCR- 0 0 963 83 );国家自然科学基金重点项目 ( 90 2 0 70 0 2 );国家"八六三"高技术研究发展计划 ( 2 0 0 1AA1110 70 )资助

摘　　要：参照已有的平均功耗宏模型研究成果 ,将电路最大功耗假设为输入向量对序列长度与跳变率的函数 ,并采用神经元网络拟合出该函数 ISCAS85电路集的实验结果表明 ,最大功耗宏模型的计算结果与门级电路最大功耗的实际模拟结果之间的误差可以控制在 10Based on the achievements of macro model for mean power of register transfer level (RTL) circuits, this paper models maximum power of circuits as a function of the pattern pair sequence length and transition density, then uses neural networks to fit the maximum power function. Experimental results on ISCAS85 benchmarks demonstrate that the discrepancy between computed values of macro model and simulated results can be limited to 10%.

关 键 词：CMOS电路 最大功耗宏模型 集成电路 低功耗设计 

分 类 号：TN432[电子电信—微电子学与固体电子学]