基于RAM结构的CAM的VerilogHDL设计  

Design of CAM Based on RAM Structure with Verilog HDL

作　　者：李晨[1] 王自强[1] 张东[1] 

机构地区：[1]南京大学电子科学与工程系,南京210093

出　　处：《计算机工程与应用》2003年第27期157-159,共3页Computer Engineering and Applications

摘　　要：该文介绍了以FPGA芯片中RAM结构为核心,使用VerilogHDL设计CAM的方案。该CAM的数据深度和宽度易于扩展,匹配查找速度快。Implemented with Verilog HDL,a design of CAM based on RAM structure in FPGA is presented in this article.The feature of the design is flexible in expanding of depth and word-width in the CAM and rapid in matching process.

关 键 词：对内容寻址的存储器 随机存取存储器 现场可编程门阵列逻辑 VERILOG硬件描述语言 电子设计自动化 

分 类 号：TP39[自动化与计算机技术—计算机应用技术] TN4[自动化与计算机技术—计算机科学与技术]