基于CPLD的数控分频器及其应用  

The Numeric Control Frequency Demultiplication Circuit on CPLD and Its Application

作　　者：田瑞利[1] 陈海滨[2] 易国华[2] 

机构地区：[1]广东工业大学信息工程学院,510643 [2]长江大学江汉石油学院电子与信息工程系,434023

出　　处：《电子技术（上海）》2004年第1期53-55,共3页Electronic Technology

摘　　要：文章采用VHDL语言设计了数控分频器电路,利用数控分频的原理,设计了乐曲演奏电路,并采用原理图方法设计了数字时钟,该电路具有校时校分的功能,用MAX_PLUSⅡ编程工具进行逻辑综合和时序仿真,经下载到EPF10K10芯片上验证,达到了预定的效果。与传统的纯硬件方法相比简单有效。

关 键 词：CPLD 数控分频器 可编程逻辑器件 VHDL 计时电路 

分 类 号：TN772[电子电信—电路与系统] TN791