SoC测试结构复用技术研究  

Technique for test structure reusing in SoC design

作　　者：张弘[1] 李玉山[1] 

机构地区：[1]西安电子科技大学电路CAD研究所,陕西西安710071

出　　处：《半导体技术》2004年第2期48-50,53,共4页Semiconductor Technology

基　　金：国家自然科学基金资助项目(60172004);教育部博士点基金资助项目(20010701003)

摘　　要：在设计基于IP模块的SoC同时,必须引入可测性设计以解决SoC的测试问题。为了简化SoC中的可测性设计的工作,本文设计了一种新型测试结构复用技术,通过分析SoC内部的各种测试应用情况,实现了一个兼容IEEE1149.1标准的通用测试访问逻辑IP。在运动视觉SoC中的应用以及仿真结果验证了这种测试复用结构的有效性,并有助于提高SoC的测试覆盖率。To address the difficult problem of testing SoCs with IP structure, we can only use designFor Test methodology. For the reduction of the DFT work in SoC design process. This paper studied ona new test reuse technique based on the IEEE 1149.1 standard. The proposed test access logic can beused in variety of digital SoCs. And it also improved the fault coverage of the SoC. This technique hasbeen implemented in a computer vision SoC and the simulation result shows the efficiency of thereusable test structure.

关 键 词：SOC 测试结构 复用技术 系统芯片 可测性设计 知识产权 

分 类 号：TN407[电子电信—微电子学与固体电子学]