A 71mW 8b 125MSample/s A/D Converter  

一个71mW8位125MHz A/D转换器(英文)

作　　者：王照钢[1] 陈诚[1] 任俊彦[1] 许俊[1] 

机构地区：[1]复旦大学专用集成电路与系统国家重点实验室,上海200433

出　　处：《Journal of Semiconductors》2004年第1期6-11,共6页半导体学报（英文版）

基　　金：国家高技术研究发展计划 (编号 :2 0 0 2 AA1Z13 60 );上海市集成电路设计创新 (编号 :0 2 70 62 0 2 4,0 2 70 62 0 0 5 )资助项目~~

摘　　要：A 1.8V 8b 125Msample/s pipelined A/D converter is presented.Power efficiency is optimized by size scaling down scheme using low power single stage cascode amplifier with a gain boosted structure.Global clock tree and local generators are employed to avoid loss and overlap of clock period.The ADC achieves a signal-to-noise-and-distortion ratio (SNDR) of 49.5dB(7.9ENOB) for an input of 62MHz at full speed of 125MHz,consuming only 71mW.It is implemented in 0.18μm CMOS technology with a core area of 0.45mm 2.介绍了工作在 1.8V的 8位 12 5 MHz流水线 A/ D转换器 .采用了低功耗的增益自举单级折叠级联运放 ,器件尺寸逐级减小进一步优化功耗 .为消除不匹配造成的相位遗漏与重叠 ,每级均有独立的双相不交叠时钟发生电路 ,并由一全局的时钟树驱动 .输入频率为 6 2 MHz的信号 ,以 12 5 MHz时钟采样 ,可获得 4 9.5 d B(7.9位有效精度 )的信号与噪声及谐波失真比 (SNDR) ,功耗仅为 71m W.电路用 0 .18μm CMOS工艺实现 ,面积为 0 .4 5 m m2 .

关 键 词：analog-to-digital converter PIPELINE low power low voltage 

分 类 号：TN792[电子电信—电路与系统]