王照钢

作品数：7被引量：13H指数：2
导出分析报告
供职机构：复旦大学信息科学与工程学院专用集成电路与系统国家重点实验室更多>>
发文主题：模数转换器LOW_POWERCMOSGSMSIGMA-DELTA调制器更多>>
发文领域：电子电信自动化与计算机技术更多>>
发文期刊：《Journal of Semiconductors》《微电子学》更多>>
所获基金：国家高技术研究发展计划“上海－应用材料研究与发展”基金更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-7
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一个用于GSM的80dB动态范围Σ-Δ调制器被引量：5
《Journal of Semiconductors》2007年第2期294-301,共8页陈建球 任俊彦 许俊 王照钢 李怡然 
设计了一个用于GSM系统的Sigma-Delta调制器.GSM系统要求信号带宽大于200kHz,动态范围大于80dB.为了能取得较低的过采样率以降低功耗,采用了级联结构(MASH)来实现,与单环高阶结构相比,它具有稳定及易于实现的优点.设计工作时钟为16MHz,...
关键词：SIGMA-DELTA调制器 过采样 级联结构 动态范围 
折叠内插模数转换器分析及实现
《Journal of Semiconductors》2005年第6期1234-1238,共5页陈诚 毛静文 王照钢 任俊彦 闵昊 
国家高技术研究发展计划(批准号:2002AA1Z1360);上海市集成电路设计创新(批准号:027062024;027062005)资助项目~~
应用Matlab/Simulink工具对折叠内插模数转换器进行了建模,研究了具有8bit分辨率、200MHz采样频率的该模数转换器的芯片设计和实现.系统设计时采用Matlab/Simulink进行行为级建模并分别分析了预放大的增益、折叠电路的带宽以及比较器的...
关键词：模数转换器 电路建模 折叠内插 
200Ms/s 177mW 8bit Folding and Interpolating CMOS A/D Converter
《Journal of Semiconductors》2004年第11期1391-1397,共7页陈诚 王照钢 任俊彦 许俊 
国家高技术研究发展计划 (编号 :2 0 0 2 AA1Z13 60 );上海市集成电路设计创新 (编号 :0 2 70 62 0 2 4和 0 2 70 62 0 0 5 )资助项目~~
A CMOS folding and interpolating analog-to-digital converter (ADC) for embedded application is described.The circuit is fully compatible with standard digital CMOS technology.A modified folding block implemented witho...
关键词：analog-to-digital converter CMOS analog integrated circuits folding and interpolating 
一种低电压高精度125MHz采样/保持电路被引量：2
《微电子学》2004年第3期306-309,共4页王照钢 陈诚 任俊彦 许俊 
国家863计划资助项目(2002AA1Z1360);上海市集成电路设计创新项目资助(027062005)
　介绍了一个低电压高精度的高速采样/保持电路。该电路的电源电压为1.8V,在125MHz频率时钟采样时,可达到10位以上的精度;采用栅源电压恒定的栅压自举开关,极大地减小了采样的非线性失真,同时,有效地抑制了输入信号的直流偏移;高性能增...
关键词：运算放大器 采样/保持电路 自举 
模拟/数字转换器的动态性能参数处理被引量：3
《微电子学》2004年第3期254-256,共3页毛静文 王照钢 陈诚 任俊彦 
国家863计划资助项目(2002AA1Z1360);上海市集成电路设计创新项目课题资助(027062005)
　文章介绍了一种针对模拟/数字转换器(ADC)的动态性能参数设计的灵活易用的分析程序。该程序基于使用FFT算法的谱分析测试方法,并通过设计一个交互性能良好、功能丰富的用户图形界面(GUI),使用户可以方便地分析4～20位分辨率的ADC的量...
关键词：模拟/数字转换器 动态参数 FFT 电路测试 
A 71mW 8b 125MSample/s A/D Converter被引量：1
《Journal of Semiconductors》2004年第1期6-11,共6页王照钢 陈诚 任俊彦 许俊 
国家高技术研究发展计划 (编号 :2 0 0 2 AA1Z13 60 );上海市集成电路设计创新 (编号 :0 2 70 62 0 2 4,0 2 70 62 0 0 5 )资助项目~~
A 1.8V 8b 125Msample/s pipelined A/D converter is presented.Power efficiency is optimized by size scaling down scheme using low power single stage cascode amplifier with a gain boosted structure.Global clock tree and ...
关键词：analog-to-digital converter PIPELINE low power low voltage 
A 5mW 1.8V Low Over-Sampling Ratio ΣΔ Modulator with 81dB Dynamic Range被引量：2
《Journal of Semiconductors》2004年第1期12-18,共7页徐栋麟 赵晖 王照钢 任俊彦 闵昊 
上海应用材料研究与发展基金资助项目 ( No.0 10 2 )~~
This work demonstrates that the ΣΔ modulator with a low oversampling ratio is a viable option for the high-resolution digitization in a low-voltage environment.Low power dissipation is achieved by designing a low-OS...
关键词：∑△ modulator low over sampling ratio low power low voltage 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部