双边沿移位寄存器的设计原理及其应用  

Design principle and application of double-edge-triggered shift register.

作　　者：朱挺[1] 吴训威[2] 

机构地区：[1]浙江大学信息与电子工程学系,浙江杭州310027 [2]宁波大学电路与系统研究所,浙江宁波315211

出　　处：《浙江大学学报（理学版）》2004年第1期29-33,42,共6页Journal of Zhejiang University（Science Edition）

基　　金：国家自然科学基金资助项目(60273093).

摘　　要：从消除时钟信号冗余跳变而致的无效功耗的要求出发,提出双边沿移位寄存器的设计思想.该移位寄存器的功能已用PSPICE程序模拟验证.使用该移位寄存器设计双边沿移位计数器的实例被演示.对模拟所得数据的计算结果表明,与实现相同功能的单边沿移位寄存器相比,由于工作频率减半,双边沿移位寄存器的功耗有明显降低.To eliminate the bootless power dissipation of the redundant transition of the clock, a design method named DET(double-edge-triggered) shift register is proposed. The logic function of this DET shift register is proved by PSPICE simulation. A DET shift counter designed with the DET shift register is demonstrated. Calculation for the data from simulation shows that power dissipation of DET shift register can be reduced evidently because of using the clock with half working frequency, in comparison with its counterpart SET shift register.

关 键 词：双边沿移位寄存器 低功耗 逻辑设计 集成电路 

分 类 号：TP332.11[自动化与计算机技术—计算机系统结构]