边界扫描SRAM簇板级互连测试研究  

SRAM cluster of boundary scan interconnect testing at board level

作　　者：李桂祥[1] 刘明云[2] 杨江平[3] 项建涛[1] 

机构地区：[1]空军雷达学院雷达系统工程系,湖北武汉430019 [2]空军雷达学院研究生队,湖北武汉430019 [3]华中科技大学电子与信息工程系,湖北武汉430074

出　　处：《半导体技术》2004年第3期61-66,共6页Semiconductor Technology

摘　　要：由于边界扫描结构的复杂与费用的关系,在现代电子电路中广泛使用的静态随机存取存储器还很少包含边界扫描结构。本文提出了一种能完全实现SRAM簇互连测试的方法,该方法能检测SRAM簇控制线、数据线和地址线的板级互连故障,且测试长度较短。Due to the expense and complexity of BS circuitry, the widely-use SRAMs on mostmodern telecommunication circuit boards seldom contain BS architecture. In this paper, a methodol-ogy and a architecture for testing SRAM clusters interconnect at board level are presented. Themethodology can test the large numbers of board-level interconnect at the control, data andaddress lines of cluster SRAMs, and the design procedure requires fewer test vestors.

关 键 词：边界扫描 SRAM簇 板级互连 静态随机存取存储器 测试 

分 类 号：TN304.07[电子电信—物理电子学] TP333.8[自动化与计算机技术—计算机系统结构]