一种新型异步ACS的CMOS VLSI设计  

An Asynchronous ACS Design in CMOS VLSI

作　　者：赵冰[1] 黑勇[1] 仇玉林[1] 

机构地区：[1]中国科学院微电子研究所,北京100029

出　　处：《固体电子学研究与进展》2004年第1期98-102,共5页Research & Progress of SSE

基　　金：国家自然科学基金资助项目 (No.60 0 760 17;90 3 0 70 0 4)

摘　　要：介绍一种新型异步 ACS(加法器 -比较器 -选择器 )的设计。一种异步实现结构的异步比较器 ,并通过异步加法单元、比较单元和选择单元的异步互连 ,构成了异步 ACS。在异步 ACS的性能分析时采用了一种基于多延迟模型的新方法 ,建立了异步加法器和比较器的多延迟模型 ,通过逻辑仿真 ,得到异步 ACS的平均响应时间为 3 .66ns,最长响应时间为 8.1 ns。由此可见 ,异步 ACS在性能方面较同步 ACS存在优势。A novel asynchronous ACS(Add-Compare-Select) is described. The circuit of a novel asynchronous comparator unit is proposed. The performance of ACS is analyzed with the novel method based on multi-delay model. The results of performance analysis of asynchronous ACS show that the average response time of 3.66ns is only 45% of the worst-case response time 8.1 ns. It reveals that the asynchronous ACS has some performance advantages over the synchronous one.

关 键 词：异步集成电路 ACS 多延迟模型 异步数据通路 VITERBI解码器 CMOS VLSI 

分 类 号：TN492[电子电信—微电子学与固体电子学]