用MAXPLUSII进行静态时序分析  

Static Timing Analysis using MAXPLSUII

作　　者：徐昊[1] 季晓勇[2] 

机构地区：[1]南京大学电子科学与工程系,南京210093 [2]南京大学通讯技术研究所,南京210093

出　　处：《微处理机》2004年第2期12-13,22,共3页Microprocessors

摘　　要：本文阐述了 HDL设计中后端时序分析的一些概念 ,重点介绍了使用 MAXPLUSII的静态时序分析工具 TIMING ANALYZER对设计进行仿真分析的方法。The article presents some concepts of the post route timing analysis in HDL design and then introduces the usage of the Static Timing Analysis tool TIMING ANALYZER of MAXPLUSII.

关 键 词：仿真 建立时间 保持时间 内部最大工作频率 外部最大工作频率 富余时间 静态时序分析 HDL设计 

分 类 号：TN4[电子电信—微电子学与固体电子学]