静态时序分析

作品数：112被引量：141H指数：6
导出分析报告
相关领域：电子电信更多>>
相关作者：曹鹏蔡志匡梁斌冯超超马驰远更多>>
相关机构：国防科学技术大学西安电子科技大学东南大学合肥工业大学更多>>
相关期刊：更多>>
相关基金：国家自然科学基金国家高技术研究发展计划国家重点基础研究发展计划国家科技重大专项更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种高效实现时序优化的时钟树综合方案
《上海电力大学学报》2025年第1期84-89,95,共7页张雷 刘伟景 赵启林 
针对先进工艺下大规模数字集成电路设计中的时钟偏差、延迟与时序收敛问题,提出了一种结合时钟树级数优化与局部时钟偏差调整的综合时钟树设计方案。该方案通过减少时钟信号的传播层次降低全局延迟,同时结合精确优化局部时钟偏差,改善...
关键词：时序优化 时钟树综合 静态时序分析 时序收敛 
基于机器学习的标准单元延迟预测
《中国集成电路》2025年第1期75-80,共6页王永 潘洋 
国家重点研发计划(No.2021YFA1003600);国家自然科学基金(No.U23A20348)。
随着半导体技术的快速发展和设计复杂性的增加,传统延迟计算方法越来越难以满足精确度和效率的需求,标准单元延迟预测在集成电路设计中就愈发重要。本文提出了一种基于机器学习的延迟预测方法,采用LightGBM算法对标准单元库中提取的数...
关键词：机器学习 标准单元延迟预测 静态时序分析 LightGBM 网格搜索优化 
XTop在多模式多端角时序签核中的应用
《中国集成电路》2024年第10期48-51,86,共5页王淑芬 秦贵阳 李应利 
在超大规模集成电路后端设计过程中,静态时序分析已成为时序签核时最普遍使用的时序分析方法。多模式多端角的时序分析使得静态时序分析更加复杂化,时序在签核中更难以收敛。基于UMC28nm工艺的超大规模集成电路后端设计,为了自动化精准...
关键词：静态时序分析 多模式多端角 超大规模集成电路 XTop 时序优化 
基于22nm工艺的GNSS芯片片上偏差的时序分析
《桂林电子科技大学学报》2024年第4期401-408,共8页符强 黄三峰 纪元法 肖有军 屈康杰 梁家瑞 
国家自然科学基金(62061010,62161007);广西科技厅项目(桂科AA20302022,桂科AB21196041,桂科AB22035074,桂科AD22080061);桂林市科技项目(20210222-1);广西高校中青年教师科研基础能力提升项目(2022KY0181);广西精密导航与应用重点实验室开放基金(DH202215,PT22001P)。
静态时序分析是芯片设计的一个重要环节。在22nm工艺下的静态时序分析中,采用传统的OCV方法会导致时序不准确、性能不稳定和设计鲁棒性下降等问题。为了提高时序精确性和缩小设计周期,提出了一种基于22 nm工艺的GNSS导航芯片分析方法,使...
关键词：22nm工艺 静态时序分析 先进式片上偏差 参数式片上偏差 路径分析模式 
未知工艺角下时序违反的机器学习预测
《计算机工程与科学》2024年第3期395-399,共5页黄鹏程 冯超超 马驰远 
国家自然科学基金(61902408);湖南省自然科学基金(2023JJ30637);湖南省科技创新计划(2023RC3014);青年科技人才支持计划(ZD0102088845)。
集成电路设计复杂性的增长以及工艺尺寸的持续缩减给静态时序分析以及设计周期带来了新的严峻挑战。为了提升静态时序分析效率、缩短设计周期,充分考虑FinFET工艺特性以及静态时序分析原理,提出了未知工艺角下时序违反的机器学习预测方...
关键词：机器学习 工艺角 静态时序分析 FINFET 
考虑多输入转换效应的时序建模
《集成电路与嵌入式系统》2024年第1期32-38,共7页丁文杰 姜海洋 张展华 曹鹏 
国家自然科学基金(62174031)。
随着集成电路工艺的不断发展,因电路工作主频的提升和工艺偏差影响的加剧,导致多输入转换(MIS)效应对电路静态时序分析的影响愈发不容忽视,使得传统的单输入转换(SIS)模式单元时序建库方式难以规避保持时间和建立时间的违规。为了表征MI...
关键词：多输入转换 异质图神经网络 单元延时模型 静态时序分析 
IC设计中时序约束的自动化传播方法
《电子设计工程》2023年第24期70-74,80,共6页巢玮 徐勇 杨凡 吴浩泽 
在集成电路(IC)设计的过程中,准确地对顶层与模块的时序进行约束是时序分析及时序收敛的重要保证。为了提高效率,该文提出了一种时序约束的自动化等效传播方法,该方法包括时序约束的向下传播和时序约束的向上传播。相较于传统的时序约...
关键词：电子设计自动化 IC设计 静态时序分析 时序约束 
一种数据存储SoC芯片的静态时序约束设计
《单片机与嵌入式系统应用》2023年第8期8-10,14,共4页王涛 赵启林 
静态时序分析主要依赖于时序模型和时序约束,是数字芯片时序验证的重要方法,其中时序约束是用来描述设计人员对时序的要求,如时钟频率、输入/输出延迟等。正确的时序约束可以缩短芯片设计周期,更快更好地完成静态时序分析。针对一款数...
关键词：静态时序分析 时序约束 SOC芯片 时序收敛 
敏捷设计中基于机器学习的静态时序分析方法综述被引量：3
《计算机辅助设计与图形学学报》2023年第4期640-652,共13页贺旭 王耀 傅智勇 李暾 屈婉霞 万海 张吉良 
国家自然科学基金(61872136,U19A2062)。
随着集成电路规模越来越大,设计变得越来越复杂.为了有效地提升设计生产率,芯片敏捷设计受到越来越广泛的重视.在芯片RTL-to-GDSII设计流程中,敏捷设计方法需要广泛借助机器学习技术,寻求“无人参与”的解决方案.时序性能作为芯片的重...
关键词：敏捷设计 电子设计自动化 静态时序分析 机器学习 
RapidIO交换芯片的静态时序约束设计被引量：1
《现代电子技术》2023年第4期1-6,共6页张丽 沈剑良 李沛杰 
国家科技重大专项核高基资助项目(2016ZX01012101)。
静态时序分析是目前通用的芯片时序验证的重要方法,其依赖于时序模型和时序约束。时序约束是检验设计电路时序的准则,好的时序约束可以正确地体现芯片的设计需求。针对RapidIO交换芯片中存在的多时钟域构成、高速通道的高速时钟频率要求...
关键词：静态时序分析 时序约束 RapidIO交换芯片 时序收敛 时钟同步 时钟约束 
全选清除导出
共12页<12345678910>
检索报告 对象比较 聚类工具 使用帮助 返回顶部