VERILOG-HDL

作品数：41被引量：72H指数：5
导出分析报告
相关领域：电子电信更多>>
相关作者：常晓明李媛媛徐东明谢刚李孝辉更多>>
相关机构：太原理工大学西安邮电学院华中科技大学吉林大学更多>>
相关期刊：《微处理机》《计算机与数字工程》《计算机与现代化》《电子世界》更多>>
相关基金：国家自然科学基金国家高技术研究发展计划山西省回国留学人员科研经费资助项目深圳市微纳光子信息技术重点实验室开放基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=计算机与数字工程x
共 条 记 录，以下是1-1
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
用Verilog-HDL设计序列检测器被引量：2
《计算机与数字工程》2005年第11期118-121,共4页鄢靖丰 陈晓黎 王平 
简要介绍Verilog-HDL设计数字电路基本原理,并用它具体的设计一个序列检测器,且与传统的用J-K触发器所设计的检测器进行了比较,最后在Synplify开发环境进行仿真综合,自动生成了满足给定条件的序列检测器物理电路。
关键词：VERILOG-HDL SYNPLIFY 电子设计自动化 序列检测器 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部