VERILOG-HDL

作品数：41被引量：72H指数：5
导出分析报告
相关领域：电子电信更多>>
相关作者：常晓明李媛媛徐东明谢刚李孝辉更多>>
相关机构：太原理工大学西安邮电学院华中科技大学吉林大学更多>>
相关期刊：《微处理机》《计算机与数字工程》《计算机与现代化》《电子世界》更多>>
相关基金：国家自然科学基金国家高技术研究发展计划山西省回国留学人员科研经费资助项目深圳市微纳光子信息技术重点实验室开放基金更多>>
-
在结果中检索

检索结果分析

结果分析中...
选择条件：
  • 期刊=计算机与现代化x
共 条 记 录，以下是1-1
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于Verilog-HDL的UART串行通讯模块设计及仿真被引量：4
《计算机与现代化》2008年第8期11-15,共5页扈华 白凤娥 
山西省留学人员科研资助项目(2004-26)
UART协议是数据通信及控制系统中广泛使用的一种全双工串行数据传输协议,在实际工业生产中有时并不使用UART的全部功能,只需将其核心功能集成即可。波特率发生器、接收器和发送器是UART的三个核心功能模块,利用Verilog-HDL语言对这三个...
关键词：UART 串行通讯 VERILOG-HDL MODELSIM 仿真 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部