云南高校图书馆联盟文献共享服务平台- VERILOGHDL

VERILOGHDL: 作品数：183被引量：395H指数：9; 导出分析报告; 相关领域：电子电信更多>>; 相关作者：夏宇闻孙立李建清宋爱国左祥慧更多>>; 相关机构：西安电子科技大学北京航空航天大学南京大学东南大学更多>>; 相关期刊：更多>>; 相关基金：国家自然科学基金国家高技术研究发展计划地理信息科学江苏省重点实验室开放基金中央高校基本科研业务费专项资金更多>>

-

在结果中检索

检索结果分析

结果分析中...

选择条件：

期刊=电子元器件应用

共条记录，以下是1-4

全选清除导出

参考文献引证文献引用追踪

视图：

排序：

基于FPGA的异步串行总线设计: 《电子元器件应用》2012年第2期26-29,共4页黄振郭日峰; 高速异步串行总线在现代通信设备中应用越来越广,文中介绍了一种基于FPGA的高速异步串行总线设计,详细描述了硬件设计和总线协议的实现方法。在现代通信系统的应用中有较高的实用价值。; 关键词：异步串口 FPGA器件 VERILOGHDL

基于FPGA的MIII总线与RS422通信协议转换板的设计: 《电子元器件应用》2010年第9期29-32,共4页张晓王磊陆敏; 并行总线(MIII总线)是某型火控设备的专用数据通信总线。为了实现PC与挂接在MIII总线上的电子设备之间的通信,文中给出了MIII总线与RS422通信协议转换板的的主要功能和总体设计方案。该方案利用FPGA(可编程逻辑器件)和VerilogHDL(硬件...; 关键词：FPGA VERILOGHDL MIII总线 MIII时序通信协议转换

基于VerilogHDL的USB控制器协议层设计与验证: 《电子元器件应用》2008年第10期48-50,54,共4页殷拔群; 重点阐述了USB2.0协议层关键模块的RTL级设计和验证,给出了采用硬件描述语言进行VerilogHDL编程设计的基本方法,同时通过ModelSim6.1仿真及ISE7.1综合结果验证了其USB协议层模块的设计正确性。; 关键词：FPGA VERILOGHDL 协议层 RTL 通用串行总线

基于CPLD的位同步时钟提取电路设计被引量：9: 《电子元器件应用》2006年第9期54-55,60,共3页王志梁刘笃仁; 提出了一种位同步时钟信号的提取方案。该方案具有同步速度快、实现简单等特点,可用于异步串行通信的发送接收等。文中据此方案设计了其位同步时钟提取电路,给出了采用VerilogHDL语言编写的基于CPLD的具体程序实现代码,最后给出了该电...; 关键词：串行通信位同步 CPLD VERILOGHDL

全选清除导出

共1页<1>

检索报告对象比较聚类工具使用帮助返回顶部