邹文辉

作品数：1被引量：1H指数：1
导出分析报告
供职机构：西华师范大学电子信息工程学院更多>>
发文主题：VHDL语言基于FPGA模块化设计相位误差数字锁相环更多>>
发文领域：电子电信更多>>
发文期刊：《乐山师范学院学报》更多>>
所获基金：四川省教育厅科学研究项目更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-1
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于FPGA的快速数字锁相环实现被引量：1
《乐山师范学院学报》2016年第8期24-28,共5页杨湲 肖顺文 邹文辉 易欢 李怡琳 
四川省教育厅科研基金重点项目"软件无线电中的加密模块研究"(15ZA0145)
根据数字锁相环的原理,本设计用VHDL语言实现了锁相功能。本设计的数字锁相环是由数字鉴相器、数字环路滤波器、数字振荡器,相位调整模块组成。在设计中对锁相时间与相位同步误差做了一定的调整,使本设计中的锁相环具有快速锁相,低同步...
关键词：VHDL语言 快速锁相 低同步误差 模块化设计 相位误差 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部