-
在结果中检索

检索结果分析

结果分析中...
检索条件："关键词=SystemVerilog仿真模型 "
共 条 记 录，以下是1-1

发文量、被引量趋势图

全选清除导出
参考文献引证文献引用追踪
视图：
排序：
显示条数：
多线程非阻塞指令Cache设计被引量：3
《微电子学与计算机》2012年第5期143-147,共5页胡孔阳 陈鹏 桑红石 
国家自然科学基金(60736010)
非阻塞Cache是指Cache在等待预取数据返回时,还能继续提供指令和数据.首先分析了多线程非阻塞Cache的处理器需求,然后提出其时序要求和一种实现方案.利用SystemVerilog对该方案进行RTL级建模和性能评估.仿真结果表明,该方案可以很好地...
关键词：多线程 非阻塞 CACHE SystemVerilog仿真模型 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部