Si/SiO_2系统电荷对高阻硅基CPW传输损耗的影响  

Si/SiO_2 System Charges Effect on Loss of CPW on HR-Si Substrate

作　　者：徐钰[1] 石艳玲[1] 沈迪[1] 胡红梅[1] 忻佩胜[1] 朱荣锦[1] 刘赟[1] 蒋菱[1] 

机构地区：[1]华东师范大学信息学院电子系

出　　处：《固体电子学研究与进展》2007年第2期221-225,共5页Research & Progress of SSE

基　　金：国家自然科学基金(No.60306012);上海市科委启明星计划(04QMX1419);上海应用材料研究与发展基金(0522)等项目资助

摘　　要：通过高频C-V测试得到实验制备的共平面波导(CPW)下方的Si/SiO2系统电荷主要表现为正电荷,其密度约为4.8×1010/cm2。三种不同衬底上50Ω共平面波导分别为直接制备于高阻硅上、高阻硅氧化层上、去除信号线与地线间的高阻硅氧化层上。20GHz时,测得上述三种CPW的微波传输损耗分别为-0.88dB、-2.50dB及-1.06dB,因此去除线间氧化层使得传输线损耗降低了1.44dB。此外还测试了高阻硅氧化层和除去线间氧化层的高阻硅氧化层上的两种CPW的传输损耗随外加偏压的变化。Coplanar waveguides(CPW) was fabricated on N-type HR-Si substrate,where Si/SiO2 system charges induce an electron layer on the surface,which influences the losses of CPW.In this paper,a high frequency MOS C-V analysis shows that Si/SiO2 system charges are positive charges and the density is about 4.8×1010/cm2.The insert losses of CPWs fabricated on HR-Si,HR-Si with thermal SiO2 and HR-Si with thermal SiO2 but etching the SiO2 between signal and ground line were-0.88 dB,-2.50 dB and-1.06 dB respectively;the ...

关 键 词：共平面波导 硅/二氧化硅系统电荷 高阻硅衬底 

分 类 号：TN252[电子电信—物理电子学]