一次通过的物理综合流程的设计实例——龙芯1的设计流程建立  

作　　者：陈岚[1] 唐志敏[1] 

机构地区：[1]中国科学院计算技术研究所系统结构室

出　　处：《中国集成电路》2003年第2期61-64,共4页China lntegrated Circuit

摘　　要：本文介绍了一个基于 Cadence 物理综合工具的一次通过深亚微米设计流程。在流程中,重点考虑了高性能系统设计的时序收敛问题,深亚微米设计中的连线延迟、信号串绕以及精确的时序分析等问题。通过对科学院重大创新项目以及863重点项目支持的高性能 CPU(龙芯1)的设计和流片,对该流程的可行性进行了验证。龙芯1一次流片成功,主频达到了266MHz,符合最初的时序要求。

关 键 词：龙芯 流片 信号完整性分析 时序分析 波形分析 连线延迟 时序收敛 逻辑综合 设计流程 深亚微米 物理综合 

分 类 号：TN402[电子电信—微电子学与固体电子学]