数字信号处理器芯片核NDSP25的可测试性设计  

DFT Techniques in DSP Chip Core NDSP25

作　　者：薛静[1] 白永强[1] 

机构地区：[1]西北工业大学研究生院,西安710072

出　　处：《计算机工程》2004年第15期169-171,共3页Computer Engineering

摘　　要：介绍了可测试性设计的一般方法,着重讨论了NDSP25数字信号处理器芯片核的可测试性设计策略,以及可测试性设计的实现,并对可测试性设计的结果进行了统计和分析。This paper introduces the most frequently used DFT techniques, puts emphasis on the DFT policy and the DFT realization of the NDSP25 chip core, and analyses the result

关 键 词：NDSP25芯片核 可测试性设计 内建自测试 

分 类 号：TN407[电子电信—微电子学与固体电子学]