嵌入式DRAM的BIST测试方法的研究  

A BIST test scheme of embedded DRAM

作　　者：张必超[1] 蒋大文[1] 于鹏[1] 

机构地区：[1]四川大学测控系,四川成都610065

出　　处：《中国测试技术》2005年第1期69-71,共3页CHINA MEASUREMENT & TESTING TECHNOLOGY

摘　　要：通过对比分析了嵌入式DRAM的传统测试方法和内建自测试 (BIST)方法 ,提出了嵌入式DRAM的内建自测试 (BIST)方案 ,该方案具有测试生成快 ,节约测试成本等优点 ,对其它类型电路的测试也有很好的借鉴价值。By comparison, the general test method and BIST test method of embedded DRAM are introduced.Proposed a BIST test scheme of embedded DRAM, which could get test generation in short time and low test cost.It is also available to other IC test.

关 键 词：片上系统(SOC) 超大规模集成电路 嵌入式DRAM 内建自测试 

分 类 号：TP319[自动化与计算机技术—计算机软件与理论]