0.18μm CMOS 10Gb/s光接收机的单片集成数据再生电路  

0.18 μm CMOS Integrated Limiting Amplifier and Clock and Data Recovery Circuits for 10 Gb/s Optical Receiver

作　　者：刘欣芳[1] 冯军[1] 金杰[1] 王骏峰[1] 陆竞虞[1] 袁盛[1] 

机构地区：[1]东南大学无线电系射光所,南京210096

出　　处：《电子器件》2004年第4期607-610,共4页Chinese Journal of Electron Devices

摘　　要：利用 TSMC0 .1 8μm CMOS工艺设计的 ,应用于光纤传输系统 SDH STM-64速率级 ( 1 0 Gb/s)的单片光接收机。该接收机包括限幅放大器、时钟恢复、数据判决电路。后仿真可工作在 1 0 Gb/s速率上。该电路采用 1 .8V电源电压 ,功耗 5 0 0 m W,5 0Ω负载上单端输出。摆幅 3 40 m V,芯片面积 1 .968mm× 1 .1 3 5 mm。This paper presents integrated limiting amplifier, clock and data recovery circuits for SDH STM-64 optical receiver fabricated in a 0.18 μm CMOS technology. Simulated results show that the circuits can operate at the bit rate of 10 Gb/s. The power dissipation is 500 mW with a supply voltage of 1.8 V. The chip area is 1.968 mm×1.135 mm.

关 键 词：光接收机 单片集成 限幅放大器 时钟恢复 数据判决 

分 类 号：TN405[电子电信—微电子学与固体电子学]