0．50微米LDD　PMOS工艺研究  

Development of 0.50μm LDD PMOS Technology

作　　者：余山[1] 章定康 黄敞[1] 

机构地区：[1]北京航空航天部二院,计算机应用和仿真技术研究所,陕西微电子学研究所

出　　处：《电子学报》1994年第2期96-99,共4页Acta Electronica Sinica

摘　　要：为了保证高可靠亚微米ＶＬＳＩ的实现，必须有效地抑制ＰＭＯＳ严重的热载流子效应。本文对０．５０μｍＬＤＤＰＭＯＳ工艺进行了研究，表明，ＬＤＤ可有效地克服ＰＭＯＳ的热载流子效应和短沟道效应，并对ＬＤＤ结构进行了老化分析，得到了ＬＤＤＰＭＯＳ的优化工艺条件，并将这优化的工艺条件应用于亚微米集成电路的制造。In order to develpo high reliatrility submicron VLSI,it is necessary to suppress the serious PMOS hot carriers effect effectively.The investigation of 0.50μm LDD PMOS process indicates that LDD can suppress the hot carriers effect and short channel effect of PMOS greatly.The optimum LDD PMOS process,which has been applied to submicron ICs fabrication,has been devloped finally.

关 键 词：热载流子效应 MOS工艺 集成电路 

分 类 号：TN432[电子电信—微电子学与固体电子学]