CMOS集成电路抗闩锁策略研究  

作　　者：钱敏[1] 黄秋萍[1] 李文石[1] 

机构地区：[1]苏州大学电子信息学院微电子系,江苏苏州215021

出　　处：《集成电路应用》2005年第2期10-14,共5页Application of IC

摘　　要：以反相器电路为例,介绍了CMOS集成电路的工艺结构;采用双端pnpn结结构模型,较为详细地分析了CMOS电路闩锁效应的形成机理;介绍了在电路版图级、工艺级和电路应用时如何采用各种有效的技术手段来避免、降低或消除闩锁的形成,这是CMOS集成电路得到广泛应用的根本保障。

关 键 词：CMOS集成电路 抗闩锁策略 闩锁效应 功耗 双端pnpn结 可控硅 

分 类 号：TN43[电子电信—微电子学与固体电子学]