有限状态机的VHDL描述及综合  

Description and Synthesis of Finite State Machine with VHDL

作　　者：李春霞[1] 顾新[1] 王君[1] 

机构地区：[1]西安电子科技大学计算机外部设备研究所,西安71071

出　　处：《计算机工程与应用》2005年第6期111-113,共3页Computer Engineering and Applications

基　　金：部委预研项目

摘　　要：介绍了使用VHDL描述有限状态机的方法,重点分析了综合过程中的竞争和毛刺现象产生的原因,并提供了解决方法。最后以图形学中的直线算法为例实现了可综合的FSM描述,并通过门级仿真验证了其正确性。The method of description of finite state machine with VHDL is presented.This paper analyses causes of the phenomena of burr and competition in the process of synthesis in detail and provides the solutions.At the end,it imple-ments a synthetical straight line algorithm of graphics with FSM,and the function of it is proved to be correct through logic simulation.

关 键 词：VHDL 有限状态机(FSM) 综合 BRESENHAM算法 

分 类 号：TP301[自动化与计算机技术—计算机系统结构]