CRC循环冗余校验码并行算法的FPGA实现  

作　　者：石林艳[1] 罗汉文[1] 

机构地区：[1]上海交通大学电子工程系

出　　处：《有线电视技术》2005年第8期60-63,共4页Cable TV Technology

摘　　要：CRC循环冗余校验是数字数据通信中最常用的差错控制编码方法之一。在多种通信协议的帧结构中有一个16位或32位的FCS(FrameCheckSequence),就是利用CRC编码保证数据帧的无误传输。本文阐述了CRC循环冗余校验码基本原理,根据实际系统需要,建立了并行处理算法的数学模型,并且在FPGA芯片中实现了该并行算法。

关 键 词：循环冗余校验码 并行算法 FPGA实现 FPGA芯片 CHECK CRC编码 编码方法 差错控制 数据通信 通信协议 基本原理 实际系统 数学模型 并行处理 32位 16位 帧结构 数据帧 

分 类 号：TN911.2[电子电信—通信与信息系统]