基于反馈时钟的高速SDRAM接口设计  

作　　者：罗伟毅[1] 陈健[1] 郭炜[1] 

机构地区：[1]上海交通大学微电子学院,200030

出　　处：《集成电路应用》2005年第5期56-60,共5页Application of IC

摘　　要：本文提出了一种SDRAM接口的设计方法,巧妙地将集成电路标准单元库供应商所提供的双向IO单元运用于SDRAM的时钟路径上,大大减小了由外部负载的复杂性给接口工作频率带来的负面影响,并且降低了SoC设计的难度。仿真结果表明,该方法能有效提高系统设计的主频和SDRAM的访问速度。

关 键 词：SDRAM 接口设计 时钟 高速 反馈 标准单元库 SOC设计 设计方法 集成电路 仿真结果 访问速度 系统设计 供应商 频率带 复杂性 双向 

分 类 号：TN721.2[电子电信—电路与系统] TP333.8[自动化与计算机技术—计算机系统结构]