三维集成电路的性能计算  

作　　者：李波[1] 李文石[1] 周江[1] 

机构地区：[1]苏州大学电子信息学院微电子学系

出　　处：《中国集成电路》2005年第2期52-55,共4页China lntegrated Circuit

摘　　要：基于2003ITRS、热阻经验公式、Elmore时延模型和三维集成电路互连模型,本文估算分析单栅SOI-CMOS三维集成电路的热阻θ,简介分析功耗延迟积PDP的计算结果,估算分析阈值电压的工艺容差6б。应用VC++链接Matlab,计算研究发现:主要源于垂直互连的贡献,针对90nm-45nm技术代,选取器件层m为4-8时,存在负载为N门m层的单栅SOI-CMOS与非门三维电路的热阻梯度和功耗延迟积各自的最优值。随着技术一代一代地发展,芯片热阻和阈值电压的工艺容差成为极大的工艺挑战。

关 键 词：三维集成电路 性能计算 热阻 阈值电压 功耗延迟积 

分 类 号：TN403[电子电信—微电子学与固体电子学]