功耗延迟积

作品数：10被引量：16H指数：2
导出分析报告
相关领域：电子电信更多>>
相关作者：梁浩黄春蕾夏银水吕家云钱利波更多>>
相关机构：宁波大学南京邮电大学苏州大学河北大学更多>>
相关期刊：《中国集成电路》《计算机辅助设计与图形学学报》《厦门理工学院学报》《微电子学》更多>>
相关基金：国家自然科学基金国家教育部博士点基金宁波市自然科学基金厦门市科技计划项目更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
一种瞬态限流的全NMOS译码器设计方法
《厦门理工学院学报》2023年第1期40-48,共9页宋长坤 陈瑞隆 尹家宇 冯平 李伯阳 陈铖颖 
厦门市青年创新基金项目(3502Z20206074);厦门市重大科技项目(3502Z20221022)。
针对低温多晶硅(low temperature poly-silicon,LTPS)和低温多晶氧化物(low temperature polycrystalline oxide,LTPO)工艺下的有机电致发光显示器(organic light emitting diode,OLED)电路设计时,驱动译码电路瞬态产生大电流引起的闩...
关键词：全N增强型金属氧化物半导体(NMOS) 译码器 组合逻辑 功耗延迟积 
用于加法器的功耗延迟积优化混合进位算法
《微电子学》2018年第6期802-805,共4页张爱华 
国家星火计划项目(2015GA701053)
为了实现高性能的加法器,提出了面向功耗延迟积(PDP)优化的混合进位算法。该算法能快速搜索加法器的混合进位,以优化PDP。采用超前进位算法和行波进位算法交替混合,兼具超前进位算法速度快和行波进位算法功耗低的特点。该算法采用C语言...
关键词：加法器 算法 功耗延迟积 
三输入高性能AND/XOR复合门电路设计被引量：1
《浙江大学学报（理学版）》2015年第3期310-315,共6页黄春蕾 王伦耀 梁浩 夏银水 
国家自然科学基金资助项目(61131001;61228105;61471211);教育部博士点基金资助项目(20113305110001);宁波市自然科学基金资助项目(2013A610009)
针对现有"与/异或"(AND/XOR)复合门级联设计电路存在功耗大、延时长等不足,提出一种基于晶体管级的三输入AND/XOR复合门电路结构.通过采用多轨结构、缩短传输路径以及混合CMOS逻辑设计方法,克服了原有电路中单一逻辑和单轨结构信号路径...
关键词：与/异或 混合CMOS逻辑 多轨结构 功耗延迟积 晶体管级 
低功耗三输入AND/XOR门的设计被引量：11
《计算机辅助设计与图形学学报》2015年第5期940-945,共6页梁浩 夏银水 钱利波 黄春蕾 
国家自然科学基金重点项目(61131001);国家自然科学基金(61228105;61404077)
三输入AND/XOR门是Reed-Muller(RM)逻辑电路的一种基本复合门电路单元.针对现有AND/XOR门电路由AND门和XOR/XNOR门级联而成,导致电路延时长、功耗大等问题,提出一种晶体管级的CMOS逻辑和传输逻辑混合的低功耗三输入AND/XOR门电路.首先在...
关键词：AND/XOR门 Reed-Muller逻辑 低功耗 功耗延迟积 
降低STI效应的D触发器标准单元设计被引量：1
《计算机与网络》2013年第24期61-64,共4页王鑫华 李斌 邹振杰 
在深亚微米集成电路中,浅槽隔离(STI)效应会影响电路的性能。将NMOS管的源极有源区长度增大后,STI效应的影响会减小,D触发器的功耗延迟积也会随之减小。TCAD器件仿真同时显示,这种减小不是无限度的。这是因为STI隔离存在非理性因素,随着...
关键词：浅槽隔离 功耗延迟积 标准单元设计 迁移率 版图设计 
低功耗、高性能多米诺电路电荷自补偿技术被引量：2
《Journal of Semiconductors》2008年第7期1412-1416,共5页汪金辉 宫娜 侯立刚 吴武臣 董利民 
提出了一种电荷自补偿技术来降低多米诺电路的功耗,并提高了电路的性能.采用电荷自补偿技术设计了具有不同下拉网络(PDN)和上拉网络(PUN)的多米诺电路,并分别基于65,45和32nmBSIM4SPICE模型进行了HSPICE仿真.仿真结果表明,电荷自补偿技...
关键词：自补偿电荷通路 功耗延迟积 ZIPPER CMOS全加器 多米诺电路 
浅谈后摩尔定律时期微电子技术的发展
《中国集成电路》2005年第2期1-5,共5页李志坚 李铁夫 
根据理论研究和国际半导体技术发展路线图(ITRS),传统的硅基CMOS正在接近其极限。为了使微电子技术得以继续发展,最近提出了许多基于多种不同机制的新兴器件,它们可能作为下一代的微电子技术的支柱。但是,作为经典的、二能级开关,这些...
关键词：微电子技术 摩尔定律 半导体技术 功耗延迟积 理论研究 CMOS 量子力学 ULSI 系统模型 信息处理 器件 路线图 二能级 热力学 传统 开关 限制 硅基 
三维集成电路的性能计算被引量：2
《中国集成电路》2005年第2期52-55,共4页李波 李文石 周江 
基于2003ITRS、热阻经验公式、Elmore时延模型和三维集成电路互连模型,本文估算分析单栅SOI-CMOS三维集成电路的热阻θ,简介分析功耗延迟积PDP的计算结果,估算分析阈值电压的工艺容差6б。应用VC++链接Matlab,计算研究发现:主要源于垂...
关键词：三维集成电路 性能计算 热阻 阈值电压 功耗延迟积 
模/数混合集成电路中的数字开关噪声分析
《安庆师范学院学报（自然科学版）》2002年第2期28-31,共4页吕家云 
本文分析了静态 CMOS逻辑开关在模 /数混合集成电路中的开关特性、噪声特性和功耗及功耗延迟积等性能的影响 ,并用电流控制逻辑结构代替静态 CMOS逻辑 。
关键词：噪声 电流控制逻辑 功耗 功耗延迟积 
模/ 数混合集成电路中的数字开关噪声分析
《成都大学学报（自然科学版）》2002年第1期12-16,共5页吕家云 
本文分析了静态CMOS逻辑开关在模 数混合集成电路中的开关特性、噪声特性、功耗及功耗延迟积等对其性能的影响 ,并提出用电流控制逻辑结构代替静态CMOS逻辑 。
关键词：模/数混合集成电路 数字开关 噪声 电流控制逻辑 功耗 功耗延迟积 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部