TD-SCDMA系统中维特比译码器的硬件实现  

Hardware implementation of Viterbi decoder in TD-SCDMA system

作　　者：钟文枫[1] 郑建宏[1] 

机构地区：[1]重庆邮电学院移动通信工程研究中心,重庆400065

出　　处：《重庆邮电学院学报（自然科学版）》2005年第4期385-387,515,共4页Journal of Chongqing University of Posts and Telecommunications(Natural Sciences Edition)

基　　金：国家高技术研究发展计划(863计划)(2004AA123150)

摘　　要：TD-SCDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一,维特比译码器是一种人们广泛采用的卷积编码的解码器;通过分析卷积编码及维特比译码的过程,介绍了一种适合TD-SCDMA系统中软判决维特比译码器实现的硬件结构,此结构也适用于WCDMA等无线通信系统的维特比译码器的设计。TD-SCDMA System adopts convolutional code with constranit length of 9 as one of channel-coding schemes.In practice, Viterbi decoder is a popular decoder for convolutional code.This article analyzes the convolutional coding and Viterbi decoding and presents a hardware structure of the soft-decision Viterbi decoder suitable for TD-SCDMA System.

关 键 词：TD—SCDMA 信道编码 维特比译码器 FPGA ASIC 

分 类 号：TN929.533[电子电信—通信与信息系统]