钟文枫

作品数：4被引量：12H指数：3
导出分析报告
供职机构：Mentor Graphics公司更多>>
发文主题：ASIC信道编码维特比译码器SYSTEMVERILOG断言更多>>
发文领域：电子电信自动化与计算机技术更多>>
发文期刊：《电子设计应用》更多>>
所获基金：国家高技术研究发展计划更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-4
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
下一代芯片设计与验证语言：SystemVerilog(验证篇)被引量：3
《电子设计应用》2008年第12期61-67,共7页钟文枫 
System Verilog是下一代芯片设计和验证语言,于2005年12月被标准化为IEEE P1800-2005。本文介绍System Verilog发展的过程及其对验证建模的支持,重点讨论其在功能验证方面的重要应用及使用技巧。
关键词：SYSTEMVERILOG 设计和验证语言 功能验证 断言 验证方法学 
AMBA片上总线在SoC芯片设计中的应用被引量：4
《电子设计应用》2006年第3期97-98,102,共3页钟文枫 耿彦莉 
中国高技术研究发展计划(863计划);TD-SCDMA终端基带芯片软硬件及终端参考设计研发项目编号:2004AA123150
本文介绍了AMBA2.0总线规范,AMBA在SoC芯片设计中的应用,以及如何借助DesignWare搭建一个基于AMBA的SoC芯片。
关键词：AMBA 片上总线 DesignWare AHB APB 
TD-SCDMA系统中维特比译码器的硬件实现被引量：4
《重庆邮电学院学报（自然科学版）》2005年第4期385-387,515,共4页钟文枫 郑建宏 
国家高技术研究发展计划(863计划)(2004AA123150)
TD-SCDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一,维特比译码器是一种人们广泛采用的卷积编码的解码器;通过分析卷积编码及维特比译码的过程,介绍了一种适合TD-SCDMA系统中软判决维特比译码器实现的硬件结构,此结构也适用...
关键词：TD—SCDMA 信道编码 维特比译码器 FPGA ASIC 
W-CDMA系统中维特比译码器的FPGA实现被引量：1
《西安邮电学院学报》2005年第3期27-30,共4页钟文枫 郑建宏 
W-CDMA系统中采用约束长度为9的卷积编码作为信道编码方案之一,维特比译码器是被一种人们广泛采用的卷积编码的解码器;本文通过分析卷积编码及维特比译码的过程,介绍一种适合WCDMA系统中软判决维特比译码器实现的硬件结构。
关键词：W-CDMA 信道编码 维特比译码器 FPGA ASIC 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部