一种应用于深亚微米CMOS工艺的ESD保护电路  

Design and Implementation of a Submicron ESD Protection Circuit

作　　者：鲍剑[1] 王志功[1] 李智群[1] 

机构地区：[1]东南大学射频与光电集成电路研究所,南京210096

出　　处：《电子与封装》2005年第8期27-31,22,共6页Electronics & Packaging

基　　金：本研究得到国家863计划射频与超高速芯片多项目圆片服务(2002AA1Z1711)支持

摘　　要：本文研究了一种基于动态栅极悬浮技术的ESD保护电路,并根据全芯片ESD防护的要求设计了试验电路。采用TSMC 0.18μm CMOS工艺实现了试验电路,测试显示芯片的ESD失效电压达到了7kV。A dynamic gate floating ESD protection circuit is first analyzed and then designed according to the whole-chip ESD planning. Fabricated in TSMC 0.18μm 1P6M＋ CMOS Technology, the chip exhibits an ESD failure voltage up to 7kV

关 键 词：ESD ESD保护 动态栅极悬浮 

分 类 号：TN402[电子电信—微电子学与固体电子学]