FPGA/CPLD系统多种形式分频器的设计与实现  

作　　者：张宪起 

机构地区：[1]中国兵器工业第214研究所,蚌埠233042

出　　处：《集成电路通讯》2005年第4期25-29,共5页

摘　　要：介绍了FPGA/CPLD器件的特点,并通过Altera公司的QuartusⅡ4.2软件开发平台,利用VerilogHDL硬件描述语言输入方式和原理图输入方式,给出了可预置任意整数分频器、半整数分频器、小数分频器及具有时序关系的多路分频器的设计方法。

关 键 词：FPGA/CPLD VERILOG HDL QuartusⅡ4.2 整数分频 小数分频 多路分频 

分 类 号：TN772.02[电子电信—电路与系统] TP311[自动化与计算机技术—计算机软件与理论]