高速串行数据接收器IC的可测性设计  

作　　者：来新泉 张劼 

出　　处：《电子技术（上海）》2006年第1期50-53,共4页Electronic Technology

摘　　要：集成电路芯片的测试已经成为现代集成电路设计的关键,本方案针对高速串行数据接收器专用集成电路的测试难点,提出了可行的测试电路,通过添加测试引脚、设计专用测试模式以及采用内建自测试等方法有效的解决了该芯片电路的功能测试和电气性能测试。

关 键 词：可测性设计 串行数据 接收器 高速 专用集成电路 测试电路 IC 集成电路设计 集成电路芯片 内建自测试 

分 类 号：TN407[电子电信—微电子学与固体电子学] TP368.1[自动化与计算机技术—计算机系统结构]