10 Gbit/s时钟恢复电路预处理模块的设计研究  

Design and Research on Preprocessor Module of 10 Gbit/s Clock Recovery Circuit

作　　者：李静[1] 朱恩[1] 孙玲[1] 周忻[1] 

机构地区：[1]东南大学无线电工程系,南京210096

出　　处：《电子器件》2006年第2期351-353,共3页Chinese Journal of Electron Devices

摘　　要：介绍了一种使用0.2μmGaAsPHEMT工艺实现的、可用于万兆以太网10GBASE-R标准的时钟恢复电路预处理模块的设计研究。电路核心部分由微分电路和选频电路组成。使用ADS软件对电路进行仿真,仿真结果表明该电路能满足实际应用。最后给出了在Cadence软件下画出的电路版图。This paper has introduced a preprocessor module fabricated in the 0. 2μm GaAs PHEMT technology and used in clock recovery in 10 GBASE-R standard. The core part of the circuit is differential and frequency selection. The ADS is used to simulate the circuit, and the result of the simulation shows that the design can fulfill the requirement of the application. The layout of the circuit in Cadence is given.

关 键 词：时钟恢复电路 GAAS PHEMT工艺 预处理模块 乘法器 滤波 负阻 

分 类 号：TN929.11[电子电信—通信与信息系统]