时钟恢复电路

作品数：33被引量：14H指数：2
导出分析报告
相关领域：电子电信更多>>
相关作者：刘峰王志功朱恩王彦熊明珍更多>>
相关机构：东南大学中兴通讯股份有限公司高通股份有限公司复旦大学更多>>
相关期刊：《高技术通讯》《电子科技文摘》《电子设计应用》《固体电子学研究与进展》更多>>
相关基金：国家高技术研究发展计划中国人民解放军总装备部预研基金教育部科学技术研究重点项目陕西省教育厅科研计划项目更多>>
-
在结果中检索

检索结果分析

结果分析中...
共 条 记 录，以下是1-10
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
面向Duobinary信号的时钟恢复电路研究与设计
《计算机工程与科学》2025年第1期27-34,共8页袁梁勇 齐星云 吕方旭 罗章 黄恒 张庚 王文晨 李萌 赖明澈 
国家重点研发计划(2021YFB2206600)。
高速串行接口是高性能计算机系统中芯片之间的互连核心,针对高速串行通信所需高带宽问题,在Candence平台上基于Verilog-AMS完成56 Gbps Duobinary信号时钟数据恢复电路设计与仿真,多电平传输可以减小对带宽的需求。基于相位差值器(PI)...
关键词：时钟数据恢复 Duobinary信号 Bang-Bang鉴相器 数字信号处理算法 正弦抖动 
应用于0.5~12.5Gb/s CMOS时钟数据恢复电路的相位插值器设计
《电子设计工程》2024年第10期130-134,共5页张媛菲 赵宏亮 尹飞飞 
辽宁省自然科学基金项目(2021-MS-148)。
文中采用28 nm CMOS工艺,设计了一款应用于半速率CDR电路中的相位插值器。该插值器采用锁相环提供的正交参考时钟,通过编码控制的DAC电流源调整电流权重控制输出相位,一个周期内可实现128次相位插值。为了提高接收器在多通道、多协议的...
关键词：相位插值器 线性度 时钟恢复电路 半速率 正交时钟 
一种高速SERDES抖动容限的高效仿真验证方法被引量：2
《计算机技术与发展》2015年第7期217-220,共4页邵刚 田泽 李世杰 吕俊盛 
"十二五"微电子预研(51308010601;51308010711);总装预研基金(9140A08010712HK6101)
文中针对高速SERDES总线接收端的验证提出了一种抖动容限验证方法,有效降低了流片风险。由于受温度、布线、信道寄生的影响较大,高速SERDES需要保证在恶劣信道,尤其是大的抖动干扰时仍能稳定工作,设计阶段对接收电路抗抖动特性的评估是...
关键词：SERDES 抖动容限 验证 CDR 时钟恢复电路 
一种宽温多协议时钟恢复电路的设计与实现
《计算机技术与发展》2015年第5期164-167,共4页邵刚 田泽 刘颖 刘敏侠 王晋 
"十二五"微电子预研(51308010601;51308010711);总装预研基金(9140A08010712HK6101)
时钟恢复电路（ CDR）是高速串行通讯中的重要模块,对通讯的稳定性和误码率有直接的影响,易受PVT影响。PCIE,RapidIO等高速串行通讯协议中又对CDR的性能指标分别有数据抖动特性及抖动容限的容忍范围等严格定义。由于单一协议和速率设计...
关键词：时钟恢复电路 多协议 宽温 相位插值 
一种1394b PHY快速锁定时钟恢复电路的设计
《计算机技术与发展》2015年第3期146-149,共4页唐龙飞 田泽 王晋 
总装备部预研基金项目(9140A08010712HK6101)
为了满足多通道1394b串行收发器芯片对时钟恢复电路锁定时间和相位精度的需求,文中提出了一种快速锁定时钟恢复电路,通过循环移位寄存器控制模拟插值器来实现。该时钟恢复电路通过环形振荡器产生多相时钟,并通过基于差分电荷泵的PLL电...
关键词：模拟插值器 差分电荷泵 时钟恢复 快速锁定 
HDLC码流高精度时钟恢复电路的FPGA实现
《电力系统通信》2010年第9期62-64,73,共4页王志国 丁鼎 
提出了一种针对HDLC码流的高精度的时钟恢复电路。方案通过FPGA的可编程模块化设计,包含了小数分频、数据边沿采样、硬件倍频PLL及HDLC标志码脉宽测量等关键技术,实现从HDLC数据码流中恢复高精度时钟。经硬件实验验证,性能指标优秀,有...
关键词：HDLC FPGA 时钟恢复电路 小数分频 PLL 
用于时钟恢复电路的高速集成锁相环设计研究被引量：1
《新疆大学学报（自然科学版）》2009年第1期16-19,86,共5页王小力 刘刚 
教育部科学技术重点项目资助(03151)
本文在0.25μm CMOS工艺下设计实现了一种可用于STM-16标准时钟恢复电路的锁相环模块.在理论分析基础上,分别采用Alexander结构、改进型电流舵开关技术、Maneatis环形振荡器结构设计了锁相环模块中的鉴相器(PD)、电荷泵和压控振荡器电路...
关键词：时钟恢复电路 锁相环 鉴相器 电荷泵 压控振荡器 
一种用于以太网传送E1信号的时钟恢复电路的设计与实现被引量：1
《现代电子技术》2008年第18期8-10,共3页黄海生 
陕西省教育厅资助项目(ZH08)
提出一种利用全数字锁相环实现从随机的以太网信号中提取时钟的方法。由于采用鉴频、鉴相并置方法,同时把数字滤波器融入其中,采用小数分频器构成数控振荡器,从随机以太网信号中恢复E1时钟信号。经硬件实验证实,电路的性能指标完全可以...
关键词：E1抖动锁相环 现场可编程门阵列 基于以太网的实时业务 时钟恢复电路 
具有宽捕获范围的时钟恢复电路(英文)被引量：1
《南开大学学报（自然科学版）》2008年第2期75-79,共5页李学初 高清运 陈浩琼 
the Key Technologies R&D program of the Tianjin Municipal sicence;Technology Commission (06YFGPGX08300)
给出了一个具有宽捕获范围的集成时钟恢复电路,采用了简单而有效的锁定技术,解决鉴相器固有的捕获范围较小的问题.时钟恢复电路采用0.25μm标准 CMOS 工艺实现,将其置于100 MHz PHY 中进行了流片,测试结果表明时钟恢复电路能正常工作.
关键词：时钟恢复 100 MHZ PHY Hogge鉴相器 捕获范围 
双STC时钟恢复电路的设计与实现
《高技术通讯》2007年第12期1211-1215,共5页张桢睿 吴迪 解晓东 高文 
863计划(2003AA1Z1290)资助项目
针对数字电视机顶盒的重要功能——多节目解码对播放同步的需求,设计了一种双时钟计数器(STC)的时钟恢复电路,并在支持先进音视频编码标准(AVS)的高清解码芯片中得到实现。该电路使用主从两个STC,主STC由一个混合型的锁相环驱动,该锁相...
关键词：时钟恢复 锁相环 传输流 先进音视频编码标准(AVS) 
全选清除导出
共4页<1234>
检索报告 对象比较 聚类工具 使用帮助 返回顶部