一种使用浮动电源线嵌入式超低功耗SRAM的设计  

An Ultra-Low-Power Embedded SRAM with Floating Power Rails

作　　者：李天阳[1] 石乔林[1] 田海燕[2] 薛忠杰[2] 

机构地区：[1]江南大学信息工程学院,江苏无锡214122 [2]中国电子科技集团公司第58研究所,江苏无锡214035

出　　处：《江南大学学报（自然科学版）》2006年第6期688-692,共5页Joural of Jiangnan University (Natural Science Edition)　

基　　金：国防科技重点实验室基金项目(51433020105DZ6801)

摘　　要：为了解决存储单元的亚阈值泄漏电流问题,分析了在深亚微米下静态随机存储器(SRAM)6-T存储单元静态功耗产生的原因,提出了一种可以有效减小SRAM静态功耗浮动电源线的结构,并分析在此结构下最小与最优的单元数据保持电压;最后设计出SRAM的一款适用于此结构的高速低功耗灵敏放大器电路.仿真测试表明,使用浮动结构的SRAM的静态功耗较正常结构SRAM的静态功耗大大减小.The paper analyses the standby power dissipation of standard SRAM 6-T cells. It also presents a new SRAM array structure with floating power rails and analyses the minimized and the optimal data retention voltage （DRV）. Besides, the paper presents a low-power sense amp｜ifier（SA）. The simulation results shows that the new structure saves a lager amount of energy than the traditional structure.

关 键 词：6-T单元 亚阈值电流 静态随机存储器 静态功耗 浮动电源线 

分 类 号：TN47[电子电信—微电子学与固体电子学]