一种基于格雷码的异步FIFO设计与实现  

A Design and Realization of Asynchronous FIFO Based on Gray Code

作　　者：吴昆[1] 黄坤[1] 傅勇[1] 盛翊智[1] 

机构地区：[1]华中科技大学控制科学与工程系,武汉430074

出　　处：《计算机与数字工程》2007年第1期141-144,共4页Computer & Digital Engineering

摘　　要：介绍了FPGA在实现异步FIFO及其在跨时钟域逻辑设计中的应用,并利用Gray码作异步FIFO指针的方法。该FIFO实现方案与使用传统方案相比,避免了亚稳态的出现,性能更稳定。本设计采用Verilog硬件描述语言实现,具有良好的可移植性和设计灵活性。最后,给出了系统的仿真及综合结果。This paper introduces the technology of asyn- chronous FIFO using FPGA in logic designs across the multi-clock region,and the method of using Gray code as the pointers of asynchronous FIFO.This method can avoid metastability compared to traditional method and get more stable performance.This design realizes with verilog hardware describing language,so it has a good flexibility and portability.Finally,it gives the system sim- ulation and synthesis results.

关 键 词：异步逻辑 FIFO设计 格雷码 VERILOG 硬件描述语言 

分 类 号：TP492[自动化与计算机技术]