用于SOC测试的一种有效的BIST方法  

An Efficient BIST Approach for Testing SOC

作　　者：须自明[1] 刘战[1] 王国章[2] 于宗光[2] 

机构地区：[1]江南大学信息工程学院,江苏无锡214000 [2]中国电子科技集团第五十八研究所,江苏无锡214035

出　　处：《电子器件》2007年第4期1152-1154,共3页Chinese Journal of Electron Devices

基　　金：电子元器件可靠性物理及其应用技术国防科技重点实验室基金资助(51433020105DZ6802)

摘　　要：为了提高SOC芯片的可测性和可靠性,我们提出了一种SOC测试的BIST技术的实现方案.针对某所自行研制的数字模拟混合信号SOC芯片,我们使用了不同的可测性技术.比如对模拟模块使用改进的BIST方法,对嵌入式存储器使用了MBIST技术.一系列的测试实验数据表明,该BIST方法能有效提高测试覆盖率.We describe the implementation of BIST technique, which is applied to enhance the reliability of System-on-a-chip. In order to enhance the reliability of SOC, we adopt the BIST technique for analog modules, which have a complicate logic. For embedded data and program memory, we adopt the MBIST technique. The boundary scan technique to provide a board-level testing and to control BIST logic has been also implemented.

关 键 词：SYSTEM-ON-A-CHIP BIST 

分 类 号：TN407[电子电信—微电子学与固体电子学]