数字Σ-Δ调制器的FPGA设计与实现  

FPGA Design And Implementation of Digital Σ-ΔModulator

作　　者：彭星晔[1] 孟桥[1] 郝俊[1] 

机构地区：[1]东南大学射频与光电集成电路研究所,江苏南京研究生210096

出　　处：《微计算机信息》2007年第26期204-205,281,共3页Control & Automation

基　　金：国家自然科学基金资助项目:单比特数字人工神经网络IC实现技术研究(60576028)

摘　　要：Σ-Δ调制器采用过采样和噪声整形技术,能够在一位量化的情况下保证较高的精度,对后续数字信号处理具有极大的吸引力。本文采用数字化技术,用FPGA实现了一个一阶的数字Σ-Δ调制器,输入为8位信号,FPGA快速方便的特点非常适合这种调制器的实现。∑-Δ modulators, which utilized the oversamping and noise shaping technology, can assure the resolution with one bit quantization. It is very attractive for the signal processing. This paper utilized the digital technique to implement a first-order ∑-Δ modulator on FPGA, the input signals were eight bit signals.

关 键 词：Σ-Δ调制器 FPGA VERILOG 综合 

分 类 号：TN702[电子电信—电路与系统] TN79