彭星晔

作品数：1被引量：2H指数：1
导出分析报告
供职机构：东南大学更多>>
发文主题：FPGAVERILOGΣ-Δ调制器乘法器比特更多>>
发文领域：电子电信自动化与计算机技术更多>>
发文期刊：更多>>
所获基金：国家自然科学基金更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-1
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
数字Σ-Δ调制器的FPGA设计与实现被引量：2
《微计算机信息》2007年第26期204-205,281,共3页彭星晔 孟桥 郝俊 
国家自然科学基金资助项目:单比特数字人工神经网络IC实现技术研究(60576028)
Σ-Δ调制器采用过采样和噪声整形技术,能够在一位量化的情况下保证较高的精度,对后续数字信号处理具有极大的吸引力。本文采用数字化技术,用FPGA实现了一个一阶的数字Σ-Δ调制器,输入为8位信号,FPGA快速方便的特点非常适合这种调制器...
关键词：Σ-Δ调制器 FPGA VERILOG 综合 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部