脉冲雷达高度表串行高度数据接收模块设计  

Design of a Pulse Radar Altimeter Serial Data Receiver

作　　者：林华[1] 刘建新[1] 

机构地区：[1]中国工程物理研究院电子工程研究所,四川绵阳621900

出　　处：《信息与电子工程》2007年第5期321-324,共4页information and electronic engineering

摘　　要：介绍基于现场可编程门阵列(FPGA)的脉冲雷达高度表串行高度数据接收模块的设计,讨论了异步串行接收模块的内部结构、帧格式、同步检测与采样过程以及算法转移状态机。通过仿真波形验证了其内部时序的正确性。The design of serial data receiver module for the pulse radar altimeter is introduced based on FPGA implementation. The inner structure, frame format, synchronous check and sampling, and the arithmetic state machine have been discussed systematically. The timing of the receiver module has been validated by the simulation.

关 键 词：雷达 串行高度数据 通用异步收发器(UART) VERILOG HDL FPGA 

分 类 号：TN957[电子电信—信号与信息处理]