一种低功耗异步FIFO存储器的设计  

Design of a Low Power Asynchronous FIFO Memory

作　　者：张海勇[1] 叶显阳[1] 皮代军[1] 秦水介[1] 

机构地区：[1]贵州省光电子技术及应用重点实验室,贵州贵阳550025

出　　处：《现代电子技术》2008年第18期1-3,7,共4页Modern Electronics Technique

基　　金：贵州省自然科学基金((2002)No.3014);贵州省自然科学基金((2003)No.3005);2003年度教育部"优秀青年教师资助计划"(教人司[2003]355号);贵州省国际科技合作项目(黔科合国字(2004)11004号);贵州省优秀青年科技人才培养计划基金(黔科合人字No.2013);贵州大学校研究生创新基金:(2007007)

摘　　要：针对传统异步FIFO功耗较高的缺点,设计一种低功耗异步FIFO存储器。通过采用对异步读写指针的前两个状态位直接比较的方法,减少格雷码向二进制转换的电路,并增加门控时钟电路,从而大大降低了存储器的动态功耗。通过软件QuartusⅡ7.2对其进行功耗估算,功耗降低了8%。用ModelSim SE 6.1b进行仿真,验证了设计功能的正确性。Due to the high power of the traditional asynchronous FIFO. A low power - consumption asynchronous FIFO memory is designed. The dynamic power consuming of this FIFO memory is reduced greatly by directly comparing the two precedent state bytes of the asynchronous read - write polnter,dropping a conversion circuit of the gray code to the binary,and adding a clock - gating circuit. The power consumption of the memory is estimated at about 8% by using the soft Quartus Ⅱ 7. 2. The simulation results indicate the well function through the Modelsim SE 6. 1b.

关 键 词：异步FIFO 格雷码 门控时钟 动态功耗 

分 类 号：TN402[电子电信—微电子学与固体电子学]