张海勇

作品数：2被引量：1H指数：1
导出分析报告
供职机构：贵州省光电子技术及应用重点实验室更多>>
发文主题：除法器VERILOG整数异步FIFO存储器更多>>
发文领域：电子电信更多>>
发文期刊：《现代电子技术》更多>>
所获基金：教育部“优秀青年教师资助计划”贵州省优秀青年科技人才计划国家教育部博士点基金教育部留学回国人员科研启动基金更多>>
-
在结果中检索

检索结果分析

署名顺序

  • 全部
  • 第一作者
结果分析中...
共 条 记 录，以下是1-2
全选清除导出
参考文献引证文献引用追踪
视图：
排序：
基于Verilog计算精度可调的整数除法器的设计被引量：1
《现代电子技术》2009年第3期146-147,共2页叶显阳 张海勇 皮代军 秦水介 
教育部"优秀青年教师资助计划"(教人司[2003]355);留学回国人员科研启动基金;2006年度教育部博士点基金项目;贵州省优秀青年科技人才培养计划基金(合同号:黔科合人字No.2013)
传统整数除法算法采用多次相减的方法来实现运算,相减的过程耗费了大量时钟脉冲,而且对运算结果的最后一位没有进行处理。针对传统的整数除法器,提出一种基于Verilog计算精度可调的整数除法器的设计方法,运用移位、循环减法和四舍五入...
关键词：整数除法 VERILOG 处理速度 精确度 
一种低功耗异步FIFO存储器的设计
《现代电子技术》2008年第18期1-3,7,共4页张海勇 叶显阳 皮代军 秦水介 
贵州省自然科学基金((2002)No.3014);贵州省自然科学基金((2003)No.3005);2003年度教育部"优秀青年教师资助计划"(教人司[2003]355号);贵州省国际科技合作项目(黔科合国字(2004)11004号);贵州省优秀青年科技人才培养计划基金(黔科合人字No.2013);贵州大学校研究生创新基金:(2007007)
针对传统异步FIFO功耗较高的缺点,设计一种低功耗异步FIFO存储器。通过采用对异步读写指针的前两个状态位直接比较的方法,减少格雷码向二进制转换的电路,并增加门控时钟电路,从而大大降低了存储器的动态功耗。通过软件QuartusⅡ7.2对其...
关键词：异步FIFO 格雷码 门控时钟 动态功耗 
全选清除导出
共1页<1>
检索报告 对象比较 聚类工具 使用帮助 返回顶部