基于Verilog HDL的DDS设计与仿真  

Design and Simulation of DDS Based on Verilog HDL

作　　者：李春剑[1] 吉望西[1] 刘达伦[1] 

机构地区：[1]中国计量科学研究院,北京100013

出　　处：《现代电子技术》2008年第20期15-17,共3页Modern Electronics Technique

基　　金：原子干涉重力测量仪的研制(PT0611-2)

摘　　要：详细阐述利用QuartusⅡ实现DDS(直接数字频率合成器)模块的方法和步骤。首先分析DDS的设计原理,并对其进行系统建模,利用Verilog HDL实现设计并在开发环境下进行功能仿真,选用现场可编程器件FPGA作为目标器件,得到可以重构的IP核,其可以很方便地实现复杂的调频、调相和调幅功能。利用该方法实现的DDS模块具有更广泛的实际意义和更良好的实用性。The method and steps of realization of DDS（Direct Digital Synthesizer）on Quartus Ⅱ is described in detail. This paper analyzes the principle of DDS,builds up a system model, realizes DDS module based on Verilog HDL and simulates it. The IP nucleus of DDS which is built can be reframed. It is very easy to achieve frequency modulation, phase modulation and amplitude modulation with the DDS module. It has more comprehensive and nice practicality.

关 键 词：直接数字频率合成器 现场可编程门阵列 VERILOG HDL Quartus Ⅱ IP核 

分 类 号：TN77[电子电信—电路与系统]